[V] - Elettronica dei Sistemi Digitali

Download PDF appunti
elettronica dei sistemi digitali

[PDF] parte A
[PDF] parte B
[PDF] parte C
[PDF] parte D
[PDF] parte E
[PDF] parte F
[PDF] parte G
[PDF] parte H

[PDF] parte I









  • Cronologia delle famiglie logiche. BiCMOS (vantaggi, consumo, caratteristiche). Livelli di tensione delle famiglie (livelli logici, compatibilità, caratteristiche in-out). ESD (modelli, precauzioni, contromisure). Latch-up (fenomeno, contromisure). Buffer, CBT (utilizzi). Latch e flip-flop. Unused inputs e bus lines (TTL, CMOS, buffer driving). Spettro di frequenza dei segnali digitali.
  • Linee di trasmissione: spettro del clock, concetto di linea di trasmissione, parametri della linea, misurazione dell'impedenza, effetti di adattamento serie e parallelo, caso ECL.
  • Metastabilità: concetto dei dati asincroni, fenomeno circuito di test, MTBF e dual-rank synchronizer.
  • Switching noise: cause (TTL e CMOS), effetti (ground bounce e simultaneous switching), corner e center pinning, multiple switching, open inputs, bus oscillation.
  • Crosstalk: impedenza di accoppiamento, forward e backward, formule e precauzioni.
  • Clock skew: cause intrinseche ed estrinseche, distribuzione del clock (poor, correct, star), struttura e funzionamento dei PLL.
  • Progetto sincrono: no segnali asincroni, no gating del clock, no linee di ritardo, no generatore di clock centrale, circuiti sincroni, pipeline.
  • Contromisure switching noise: separazione delle masse, piani di ground e power non interrotti, separazione analogica digitale, condensatori di bypass e induttanza di choke, SMD, più collegamenti di massa.
  • RAM: static RAM e temporizzazione, dual port RAM con arbitraggio, shift register RAM e temporizzazione, FIFO RAM, asincrona e sincrona.
  • Conversione A/D: parametri in gioco (Nb, Tc), campionamento e frequenze limite, sample and hold, switch, parametri, limite di frequenza, convertitore flash, subranging e pipeline, regole di progetto, valutazione dinamica con FFT (finestre e dithering), test block diagram, sigma-delta.
  • Filtri FIR: realizzazione a DSP, ASIC, nel dominio della FFT.
  • Multiplying DAC: schemi AD7524 e limitazione delle bande.
  • Sintetizzatore: schema normale e DDS.